Работа: верификатор в Зеленограде , 6 вакансий

АО «Дизайн Центр «Союз» – ведущий российский дизайн-центр по разработке аналоговых и аналого-цифровых микросхем.

Мы ищем:

• Инженера–верификатора аналого-цифровых схем с опытом работы в САПР Cadence или аналогичных программах.

Что предстоит делать:

• Проводить функциональную верификацию в смешанном моделировании разрабатываемых проектов в САПР Cadence;
• Разрабатывать на SystemVerilog тестовые окружения;
• Разрабатывать RNM модели на SystemVerilog/Verilog-AMS аналого-цифровых схем;
• Составлять отчет о состоянии верификации проекта.

...

АО НПЦ «ЭЛВИС» — ключевой российский дизайн-центр по разработке элементной базы для систем связи и телекоммуникационного оборудования, входит в реестр аккредитованных ИТ-компаний и организаций оборонно-промышленного комплекса.

В настоящий момент в компании открыта вакансия Инженер-верификатор.

Обязанности

• Разработка стратегии и тестового плана функциональной верификации цифровых блоков микросхем смешанного сигнала
• Разработка компонентов верификационного окружения
• Написание поведенческих моделей для задач функциональной верификации
• Разработка тестовых

...

АО «Дизайн Центр «Союз» – ведущий российский дизайн-центр по разработке аналоговых и аналого-цифровых микросхем.

Мы ищем:

• Инженера–верификатора аналого-цифровых схем с опытом работы в САПР Cadence или аналогичных программах.

Что предстоит делать:

• Проводить функциональную верификацию в смешанном моделировании разрабатываемых проектов в САПР Cadence;
• Разрабатывать на SystemVerilog тестовые окружения;
• Разрабатывать RNM модели на SystemVerilog/Verilog-AMS аналого-цифровых схем;
• Составлять отчет о состоянии верификации проекта.

...

Обязанности

• Разработка тестового плана функциональной верификации для СФ-блока/подсистемы/СнК
• Разработка верификационного окружения и верификационных компонент (агентов) с использованием UVM/SystemVerilog/SVA
• Разработка эталонных моделей СФ-блока (UVM/C++)
• Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков)
• Разработка UVM/SystemVerilog/C++ тестов для функциональной верификации RTL модели СФ-блока или СнК
• Разработка генераторов тестов (python, C++)
• Разработка скриптов компиляции среды верификации и тестов

...

Обязанности

• Разработка тестового плана функциональной верификации для СФ-блока/подсистемы/СнК
• Разработка верификационного окружения и верификационных компонент (агентов) с использованием UVM/SystemVerilog/SVA
• Разработка эталонных моделей СФ-блока (UVM/C++)
• Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков)
• Разработка UVM/SystemVerilog/C++ тестов для функциональной верификации RTL модели СФ-блока или СнК
• Разработка генераторов тестов (python, C++)
• Разработка скриптов компиляции среды верификации и тестов

...

Обязанности

• Участие в разработке тестового плана функциональной верификации для сетевых СФ-блоков/СнК (системы на кристалле)
• Разработка среды верификации сетевого процессора
• Разработка генератора трафика для верификации сетевого процессора и его составных блоков
• Разработка bare-metal драйверов периферийных устройств, ускорителей и системного управления СнК
• Разработка направленных, случайных и генерируемых bare-metal (C/С++) тестов для верификации СФ-блоков в составе СнК или подсистем
• Разработка скриптов сборки тестов

...